This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP60263430

Publication date:

1985-12-26

Inventor(s):

SANO YOSHIAKI

Applicant(s)::

OKI DENKI KOGYO KK

Requested Patent:

☐ <u>JP60263430</u>

Application Number: JP19840119160 19840612

Priority Number(s): IPC Classification: H01L21/265; H01L27/08

EC Classification:

Equivalents:

Abstract

PURPOSE:To allow a first area and a second area to be formed using the same resist and a mark for alignment using the same resist too by using a positive-type resist of which exposure and development characteristics are not influenced by irradiation of ion beams and laminating the resist on a surface of a semiconductor substrate with its suitable thickness.

CONSTITUTION: After a positive-type resist 2 for ultraviolet rays is coated and laminated on a semi-insulating GaAs substrate 1 to form an aperture 2, a hole is formed. Next, after an aperture 5 is formed in the resist 2, silicon ion is implanted into a channel area 6 using the resist 2 as a mark. Next, an aperture 7 is added and silicon ion is implanted into the channel area 6 and a channel area 8 using the resist 2 having the apertures 3, 5 and 7 as the masks. Then, after the removal of the resist and the cleaning of the GaAs substrate 1, the channel areas 6 and 8 are activated by annealing. Source, gate and drain electrodes are, therefore, formed to obtain a depletion FET10 and an enhancement FET20. Also, alignment of masks is carried out up to formation of the electrodes using the aperture 3 as the mask.

Data supplied from the esp@cenet database - I2

®日本国特許庁(IP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60 - 263430

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和60年(1985)12月26日

H 01 L 21/265

27/08

[

6603-5F 102 6655-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置の製造方法 の発明の名称

> 創特 願 昭59-119160

22出 願 昭59(1984)6月12日

79発 明 者 佐 野 芳 明 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

⑪出 願 人 沖電気工業株式会社

00代 理 人 弁理士 鈴木 敏 明

> 細 明

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

導電形不納物農度が相対的に大きい第1領域と 導電形不納物濃度が相対的に小さい第2領域とを 半導体基体内に有する半導体装置の製造方法にお いて、

前記半導体基体表面にポジ形レジストを積層す る第1工程と、

当該ポジ形レジストの露光と現像とによって、 前記第1領域の予定領域に対応した開口を当該レ **ジストに形成する第2工程と、**

当該ポジ形レジストをマスクとし且つ前記第1 領域の導電形不純物 濃度と前記第2領域の導電形 不純物優度との優度差に対応した注入量で、前記 第1領域の予定領域にイオン注入を行う第3工程

第3工程後の当該ポン形レンストの露光と現像 とによって、前記第2領域の予定領域に対応した 開口を当該ポジ形レジストに更に形成する第4工 程と、

第4工程後のポジ形レジストをマスクとし且つ 前記第2領域の導電形不純物濃度に対応した注入 量で、前記第1領域の予定領域と前記第2領域の 予定領域とにイオン注入を行う第5工程と、

を備えていることを特徴とした半導体装置の製 造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、導電形不純物濃度が異なる領域を必 要とする半導体装置の製造方法に関する。

(従来の技術)

日経エレクトロニクス303(1982-11-8) P 1 1 2 - 1 1 4 K は、ノーマリオフ FET とノー マリオン FET とを基本案子とする半導体装置につ いて記載してある。

このような半導体装置においては、導電形不純 物濃度が異なる2種類のチャンネル領域を必要と し、通常、次の如き工程によっている。

(2)

すなわち、まず半導体基体上にレジストを積層 し、露光、現像を行って開口を形成し、この開口 を介してエッチング法によりマスク合せ用の穴を 形成する。次に前記レンストを除去し、基板を洗 **浄後さらに露光、現像により前記の穴を目印とし** て所定の位置にノーマリオフFET形成のためのレ ジストの開口を形成し、このレジストをマスクと してイオン注入エネルギー60keV, 濃度1×10¹² ドーズ/cm² でイオン注入することによりノーマリ オフ FET 用のチャンネル領域が形成される。続い てレジストの除去、基板の洗浄後、前記マスク合 せ用の穴を目印として露光、現像を行い、所定の 位置にノーマリオン FET 形成のためのレジストの 開口を形成し、このレジストをマスクとしてイオ でイオン注入することによりノーマリオン FET 用 のチャンネル領域が形成される。最後にレジスト 除去、洗浄を行った後、熱処理によるイオン往入 領域のアニールを行ってから各チャンネル上にソ ース・ゲート・ドレイン電極を形成する。

(3)

メント形 FET のチャンネル領域に対応した開口を前記ポジ形レジストに追加形成し、ついで、そのポジ形レジストをマスクとして、第1領域と第2領域とに、イオン注入を行う。

本発明では、前段でのイオン注入を、第1領域と第2領域との導電形不純物震度差に対応したドーズ量で行い、後段のイオン注入を、第1領域と第2領域とに対応した開口から第2領域の導電形不純物濃度に対応したドーズ量で行い、この追加打ち込みによって、異なる導電形不純物濃度の領域を形成する。

(作用)

ŧ

本発明によれば以上説明したように、同一レジストで第1領域と第2領域とが形成でき、また後述の実施例で述べるように、位置合せの目印も同じレジストを用いて形成することができるので、 半導体基体の汚染を抑えることができる。

(寒 施 例)

第1図(a)~第1図(f)は、本発明の一実施例の説 明図であり、製造工程に沿った GaAs IC の断面図 従って、従来は、半導体基体中に異なる導電形不純物領域を形成する都度、レジスト積層とレジスト除去とを繰返す必要があり、それだけ、半導体基体が汚染される可能性が高かった。

(発明が解決しようとする問題点)

本発明の目的は、半導体基体表面へのレジストの積層を繰返さないで、導電形不純物優度の異なる第1領域と第2領域とを形成することによって、半導体基体の汚染を極力少なくすることにある。

(問題点を解決するための手段)

本発明では、イオンピーム照射によって属光、 現像特性が影響を受けないポジ形レジストを用い、 半導体基体表面に適当厚で積層する。

本発明では、露光と現像とによって、まず導電形不純物濃度が相対的に大きい第1領域例えばデプレーション FET のチャンネル領域に対応した開口をポジ形レジストに形成し、次にそのポジ形レジストをマスクとしてイオン注入を行う。更に露光と現像とを行うことによって、導電形不純物濃度が相対的に小さい第2領域、例えばエンハンス

(4)

である。

まず第1図(a) に示すように、半絶縁性のGaAs 基板1上にポジ形遠紫外光用のレジスト2を塗布して積層する。

次いで、第1図(b)に示すように、露光と現像とによって、レジスト2に開口3を形成し、その後、そのレジスト2をマスクとしてGaAs 基板1をエッチし穴4を形成する。

次に、その開口3をマスク合せの目印として、デプレッション形 FET のチャンネル領域に対応した部分を露光し且つ現像することによって、第1図(c)に示すように、レジスト2に開口5を形成した後、このレジスト2をマスクとして、デプレッション型 FET のチャンネル領域6に、60keVの加速電圧及び1×10¹²ドーズ/cm²のドーズ量で、シリコンのイオン注入を行う。このときドーズ量は、デプレッション FET 及びエンハンスメントFET に必要なドーズ量を各々φn , φe とすると、(φn-φe)のドーズ量で行う。

次に、再び開口3をマスク合せの目印として、

(5)

エンハンスメント形 FET のチャンネル領域に対応 した部分を蘇光し且つ現像することによって、第 1 図(d)に示すように、開口 7 を追加する。

次に第1図(e) に示すように、開口 3 、 5 、 7 を有するレジスト 2 をマスクとして、両方の FET のチャンネル領域 6 、 8 に、 6 0 keV の加速電圧及び 1×10^{12} ドーズ/ cm^2 で、シリコンのイオン注入を行う。このとき、ドーズ量は、エンハンスメント FET に必要なドーズ量 ϕ_E で行う。チャンネル領域 6 のドーズ 量は、 2 回のイオン注入によって、(ϕ_D $-\phi_E$) + ϕ_E = ϕ_D となり、アプレッション FET に必要な導電形不純物 濃度となる。

その後、レソストの除去及び GaAs 基板1の洗浄を行ってから、アニールによってチャンネル領域6,8の活性化を行い、その後、第1図(f)に示すように、ソース・ゲート・ドレイン電極を形成し、デプレッション FET 10及びエンハンスメントFET 20を得る。

この実施例では、初めにポツ形レジストを塗布 しておき、開口を順次追加してイオン注入を行う (7)

」… GaAs 基板、 2 … レジスト、 3 … マスク合せ用の開口、 5 , 7 … 開口、 6 … デプレッション
FET のチャンネル、 8 … エンハンスメント FET の
チャンネル、 1 0 … デプレッション FET 、 2 0 …
エンハンスメント FET 。

ため、 1 回のレジストの塗布でデプレッション FET 1 0 及びエンハンスメント FET 2 0 のチャン ネル領域 6 , 8 が形成でき、汚染の機会を被らす ことができる。

また、後工程の電極形成のために、穴 4 は必要であるが、それまでは開口 3 を目印としてマスク合せをすることができ、鮮明な目印でマスク合せをすることができる。

また、ポツ形レジストとして遠紫外光用のレジストを用いているため、 螢光灯では露光されず、従って室内光下においてもイオン注入を行うことができる利点がある。

(発明の効果)

本発明によれば、1回のレジスト機層で、導電形不純物優度を異にする複数種類領域を形成する ため、半導体装置の汚染を少なくすることができ る利点がある。

4. 図面の簡単な説明

第1図(a)~第1図(f)は本発明の一実施例を説明 するための断面図である。


(8)

特許出願人 沖電気工業株式会社

代型人 鈴木 敏



第 1 図



3… マスク合せ用の開口。 6… デプレッションFETのチャンネル

8---エンハンスメントFETのチャンネル

ţ